

LABORATÓRIO DE SISTEMAS DIGITAIS – TURMA PN 2
PROJETO RTL: JOGO DE REFLEXO EM FPGA (DE10-Lite)

Alunos: Isabel Gomes e Luis Filipe Tieres

Data: 05/06/2026

ETAPA 1 – PARTE 1: ESPECIFICAÇÃO DO SISTEMA

1. Objetivo do Projeto

O objetivo deste projeto é desenvolver um sistema digital em RTL, utilizando VHDL, capaz de medir com precisão o tempo de reação de um usuário a partir de estímulos visuais gerados de forma aleatória. O sistema será implementado em FPGA e deverá oferecer interface interativa ao usuário por meio de botões, LEDs e displays de sete segmentos. Além de medir o tempo de resposta, o sistema também deverá detectar antecipações (erros do usuário), armazenar o melhor tempo obtido (recorde) e exibir os resultados de forma clara.

2. Funcionamento Geral

O sistema opera como um jogo interativo de reflexo. A cada rodada, o usuário deve aguardar um estímulo visual e responder o mais rapidamente possível pressionando um botão. O funcionamento ocorre em etapas sequenciais controladas por uma máquina de estados finitos (FSM), garantindo organização e previsibilidade no comportamento do sistema. O fluxo de execução é o seguinte:

1. O sistema inicia em estado ocioso (IDLE).
2. O usuário pressiona um botão para iniciar o jogo.
3. O sistema aguarda um intervalo de tempo aleatório.
4. Um LED é aceso indicando o estímulo.
5. Um contador inicia para medir o tempo de reação.
6. O usuário pressiona o botão para responder.
7. O tempo é registrado e exibido no display.
8. O sistema compara com o recorde armazenado.
9. Caso o tempo seja menor, o recorde é atualizado.
10. O sistema exibe alternadamente o tempo atual e o recorde, ou permite seleção via switch.
11. O sistema retorna ao estado inicial.

3. Casos de Uso

Caso 1 – Iniciar Jogo

O usuário pressiona um botão para iniciar uma nova rodada e o sistema entra em fase de espera aleatória.

Caso 2 – Resposta Correta

O usuário pressiona o botão após o estímulo e o seu tempo de reação é exibido e registrado.

Caso 3 – Erro (Antecipação)

O usuário pressiona o botão antes do estímulo e o sistema indica erro e descarta a rodada.


Caso 4 – Atualização de Recorde

O sistema compara o tempo atual com o melhor tempo armazenado e o recorde é atualizado se o novo tempo for menor.

Caso 5 – Exibição do Recorde

O sistema exibe o melhor tempo registrado ao usuário.

4. Diagrama de Funcionamento



5. Tabela de estados

Estado	Descrição
IDLE	Aguarda Início
WAIT_RANDOM	Espera em tempo aleatório
STIMULUS_ON	Ativa estímulo visual
COUNTING	Mede tempo de reação
RESULT	Exibe resultado e recorde
ERROR	Indica erro por antecipação

6. Temporização

O sistema utiliza o clock do FPGA (50MHz), onde cada ciclo possui duração de aproximadamente 20ns.

Durante o estado Counting, um contador incrementa a cada ciclo de clock:

$$Tempo = \frac{contador}{50.000.000}$$

Um contador é modulado para gerar atrasos aleatórios entre 1 e 5 segundos.

A temporização também define a duração da exibição do resultado, os intervalos entre os estados e o tempo de exibição do recorde.

7. Sistema de Pontuação

Tempo de reação do Usuário	Pontuação
< 400 ms	10
400-800ms	5
>800	2

8. Equações e lógica

$$Tempo = \frac{contador}{freq_clock}$$

se tempo_{atual} < recorde → atualizar recorde

Erro = botão pressionado AND estado = WAIT_RANDOM

9. Conclusão do sistema

O sistema proposto implementa um jogo de reflexo completo, com geração de estímulos aleatórios, medição precisa de tempo, exibição de resultados e armazenamento de recordes, atendendo aos requisitos do projeto.

ETAPA 1 – PARTE 2: ESPECIFICAÇÃO DO SISTEMA

1. Descrição de Entradas, saídas e registradores

ENTRADAS			
Nome	Tipo	Tamanho	Função
CLOCK_50	std_logic	1bit	Clock principal de 50MHz
KEY[0]	std_logic	1bit	Botão de Start e resposta
SW[0]	std_logic	1bit	Seleção de exibição (tempo ou recorde)

SAÍDAS			
Nome	Tipo	Tamanho	Função
LEDR[9:0]	Std_logic_vector	10 bit	Indicação de estímulo e erro
HEX0-HEX5	Std_logic_vector	7 bits cada	Exibição de valores numéricos

REGISTRADORES			
Nome	Tipo	Tamanho	Função
reg_time	unsigned	32bits	Armazena tempo da rodada
reg_record	unsigned	32bits	Armazena menor tempo
reg_counter	unsigned	32bits	Contador geral
reg_state	std_logic_vector	4bits	Armazena estado da FSM

2. Exibição no Display

O sistema exibe de forma automática o tempo recorde e o tempo da jogada atual. O Display oscila entre os dois por um tempo.

3. Interação entre blocos

Botão (KEY) → FSM

FSM → controle do contador

Contador → registrador de tempo

Comparador → atualização do recorde

Registradores → display

4. Conclusão da interface

A interface do sistema define todos os sinais necessários para interação com o usuário e permite controle completo do jogo por meio da FPGA, garantindo modularidade e clareza na implementação.